#### (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

## (11)特許出願公開番号

## 特開平6-250751

(43)公開日 平成6年(1994)9月9日

(51)Int.Cl.5	識別記号	庁内整理番号	FΙ	技術表示箇所
G 0 5 F 3/30		4237-5H		
H 0 3 F 1/30	В	8522-5.J		

寒杏清求 未清求 清求項の数2 OI. (全 10 頁)


株式会社東芝			香缸耐水	末網水 網水項の数2 OL (主 10 頁)
(22)出顧日 平成5年(1993) 2月23日 特象川県川崎市率区堀川町72番地 (72)発明者 藤井 和仁 神奈川県川崎市平区堀川町580番1号 株 式会社東芝半導体システム技術センター内 (72)発明者 北川 信孝 神奈川県川崎市華区堀川町580番1号 株 式会社東芝半導体システム技術センター内	(21)出願番号	特顯平5-33674	(71)出願人	000003078
(72)発明者 藤井 和仁 神奈川県川崎市幸区堀川町580番1号 株 式会社東芝半導体ンステム技術センター内 (72)発明者 北川 信孝 神奈川県川崎市幸区堀川町580番1号 株 式会社東芝半導体システム技術センター内				株式会社東芝
神奈川県川崎市率区帰川町580番1号 株 式会社東芝半導体システム技術センター内 (72)発明者 北川 信幸 神奈川県川崎市幸区県川町580番1号 株 式会社東芝半導体システム技術センター内	(22)出願日	平成5年(1993)2月23日		神奈川県川崎市幸区堀川町72番地
式会社東芝半導体システム技術センター内 (72)発明者 北川 信孝 神奈川県川崎市南区県川町580昔 1号 株 式会社東芝半導体システム技術センター内			(72)発明者	藤井 和仁
(72)発明者 北川 信孝 神奈川県川崎市幸区堀川町580番 1 号 株 式会社東芝半導体システム技術センター内				神奈川県川崎市幸区堀川町580番1号 株
(72)発明者 北川 信孝 神奈川県川崎市幸区堀川町580番 1 号 株 式会社東芝半導体システム技術センター内				式会社東芝半導体システム技術センター内
神奈川県川崎市幸区棚川町580番1号 株 式会社東芝半導体システム技術センター内			(72)登明者	
式会社東芝半導体システム技術センター内			(18)	
(74)代理人 弃埋士 鈴江 武彦			6- 13 (N -da 1	
			(74)代理人	并埋土 鈴江 武彦
			1	

## (54) 【発明の名称】 基準電圧回路

(57) 【要約】

【目的】本発明は、基準電圧の値が素子のパラツキに影響されず、かつ温度や電源電圧にも依存しない基準電圧 回路を提供することを目的とする。

【構成】電源電位VDDに一端が接続された第1 及び第2 の定電流源13、14と、ベース及びコレクタが接地電位に 接続され、正キッタが上記符10定電流源13の他端に接 統されたPNP型のトランジスタ11と、ベース及びコレ クタが接地電位に接続され、エミッタが上記符2の定電 流源14の他端に接続されたPNP型のトランジスタ12 と、正及び負の入力端子及び出力端子を有し、正の入力 端子が上記トランジスタ11のエミッタに接続された流り 相報器17と、上記演算増幅器17の負の入力端子と上記ト ランジスタ12のエミッタとの間に接続された第1の負荷 15と、上記演算増幅器の負の入り端子と出力端子との間 に接続された第2の負荷16とを具備したことを特徴とす る。



#### 【特許請求の範囲】

【請求項1】 第1の電位にそれぞれの一端が接続された第1及び第2の定電流額と、

ベース及びコレクタが第2の電位に接続され、エミッタ が上記第1の定電流源の他端に接続された第1のパイポ ーラトランジスタと

ベース及びコレクタが第2の電位に接続され、エミッタ が上記第2の定電流原の他端に接続され、上記第1のパ イポーラトランジスタと同一極性の第2のパイポーラト ランジスタと、

正及び負の入力端子及び出力端子を有し、正の入力端子 が上記第1のパイポーラトランジスタのエミッタに接続 された演算増幅器と、

上記演算増幅器の負入力端子と上記第2のバイポーラト ランジスタのエミッタとの間に接続された第1の負荷 し

上記演算増幅器の負の入力端子と出力端子との間に接続 された第2の負荷とを具備したことを特徴とする基準電 圧回路。

【請求項2】 第1の電位にそれぞれの一端が接続され た第1及び第2の定電流源と、

アノード、カソードの一方が上記第1の定電流源の他端 に接続され、アノード、カソードの他方が第2の電位に 接続された第1のダイオードと、

アノード、カソードの一方が上記第2の定電流源の他端 に接続され、アノード、カソードの他方が第2の電位に 接続された第2のダイオードと、

正及び負の入力端子及び出力端子を有し、正の入力端子 が上記第1のダイオードのアノード、カソードの一方に 接続された演算増幅器と、

上記演算増幅器の負の入力端子と上記第2のダイオード のアノード、カソードの一方との間に接続された第1の 負荷と、

上記演算増幅器の負の入力端子と出力端子との間に接続 された第2の負荷とを具備したことを特徴とする基準電 圧回路。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】この発明は半導体集積回路装置に 内膜可能な基準電圧回路に係り、特に出力電圧値が案子 特性のパラツキや温度変化、電源電圧値等に影響されな い基準電圧回路に関する。

#### [0002]

【従来の技術】半導体集積回路装置に内蔵可能な基準電 圧回路として、従来では図18や図19に示すようなも のが知られている。

【0003】 図18の基準電圧回路は2個のバイボーラ トランジスク 111、112、4個の抵抗 113~116及び演 第均幅器 117によって構成されている。この基準電圧回 路では、上記トランジスク 111、112に流れる電流 11 , 12 の値を異ならせ、それぞれの電流によって抵抗 113、114に電圧降下を起こさせ、由降下電圧を演算増 職器 117の負及び正の入力端子に供給すると共に、演算 増幅器 117の出力を両トランジスタ 111、112のベース に供給して台場環をかけている。

【0004】この基準電圧回路は、バイポーラトランジ スタと抵抗の特性とにより所望の動作点で動作し、その 基準電圧 Vref が演算増幅器 117の出力として得 られる。

【0005】一方、図19の基準電圧回路は4個のNチャネルMOSトランジスタ121~124、電流調256 によって構成されている。上配MOSトランジスタ121、122に互いに開催電圧が異なるように設定されており、両トランジスタ121、122に流れる電流値が与しくなるように、設理単位線器125によって一方のトランジスタ121、122の関値電圧の差を基準電圧Vrefとして得るよりにしている。

【0006】しかしながら、図18の従来回路では、バイボーラトランジスタ 111、112の特性のパラツキ、特に電流増編率 h fe、ペース・エミッタ開電圧 VBE・ベース電流 18 特性のパラツキや、抵抗 113~ 116の値のパラツキ等により、得られる基常電圧 Vref の値は大きく影響を受け、変動してしまう。つまり、素子感度が大きいという欠流がある。

【0007】一方、図19の従来回路では、個々のトランジスタの関値電圧のパラツキ、特に121と122の関値電圧の差のパラツキが直接、基準電圧Vrefに影響を与えるため、この場合にも素予級度が大きいという欠点がある。また上記両従来回路は共に、量産時の基準配式パラツキが大きく、量産に向かないとい欠点もある。さい、上記両従来回路では、所望の動作点以外にも動作点が存在し、安定回路やスタートアップ回路を必要とする欠点がある。

### [0008]

【発明が解決しようとする課題】このように従来回路で は素子感度が大きい、量産に向かない、安定回路やスタ ートアップ回路を必要とする等の欠点がある。

[0009] この発明は上記のような事情を考慮してな されたものであり、その目的は、基準電圧の値が楽子の パラツキに影響されず、かつ温度や電源電圧にも依存し ない基準電圧回路を掛供することにある。

### [0010]

【課題を解決するための手段】この発明の基準電圧回路 は、第1の電低にそれぞれの一端が接続された第1及び 第2の定電液凝と、ベース及びコレクタが第2の電低に 接続され、エミッタが上記第1の定電流源の他端に接続 された第1のバイボーラトランジスタと、ベース及びコ レクタが第2の電位に接続され、エミッタが上記第2の 定電液源の他場に接続され、上記第1のバイボーラトラ ンジスタと同一極性の第2のバイポーラトランジスタ と、正及び負の入力端子及び出力端子を有し、正の入力 端子が上記第1のバイポーラトランジスタのエミッタに 接続された演算増幅器と、上記演算増幅器の負の入力端 子と上記第2のバイポーラトランジスタのエミッタとの 間に接続された第1の負荷と、上記演算増幅器の負の入 力媒子と出力媒子との間に接続された第2の負荷とを具 備したことを特徴とする。

[0011]

【作用】ベース及びコレクタが接続された第1及び第2 のバイポーラトランジスタはダイオードとして作用し、 第1及び第2の定電流源から定電流が供給されることに より、それぞれに順方向電圧降下が生じる。この降下電 圧に対して電流値は対数に圧縮され、その特性の傾きは 物理特性で決まる安定した特性を示し、バイポーラトラ ンジスタの電流増幅率には影響されない。従って、特性 は素子間のバラツキの影響を受けない。しかし、この特 性は温度によって変化する。そこで、両降下電圧を第 1、第2の負荷及び演算増幅器からなる回路によって増 幅することにより、温度変化の影響を受けない基準電圧 を得ることができる。

[0012]

【実施例】以下、図面を参照してこの発明を実施例によ り説明する。

【0013】図1はこの発明に係る基準電圧回路の第1 の実施例による構成を示す回路図である。図において、 11及び12はそれぞれPNP型のバイボーラトランジス タ、13及び14は電流値が I1 、 I2 の定電流源、15は第 1の負荷、16は第2の負荷、17は演算増幅器である。 【0014】上記両トランジスタ11、12のコレクタ及び ベースは共に0Vの接地電位に接続され、両トランジス タ11、12はダイオード接続されている。上記定電流源13 は、正極性の電源電位VDDと上記トランジスタ11のエミ ッタとの間に接続されている。上記定電流源14は、電圧 VDDと上記トランジスタ12のエミッタとの間に接続され ている。上記第1の負荷15は、上記トランジスタ12のエ ミッタと上記浦篁増編器17の負側の入力端子との間に接 続されている。上記第2の負荷16は、上記演算増幅器17

 $\frac{\partial Vref}{\partial T_{\pm}}_{n} = \left(I + \frac{R2}{RI}\right) \frac{\partial VBE1}{\partial T} - \frac{R2}{RI_{H}} - \frac{\partial VBE2}{\partial T} - \dots - (2)$ 

[0019] 【数4】

$$\frac{R2}{RI} \frac{\partial VBE2}{\partial T} = (I + \frac{R2}{RI}) \frac{\partial VBE2}{\partial T}$$
 ---- (3)

となるように (R2 /R1) の値を決定すれば、Vref の値は温度、電源電圧VDDの値に依存せず、一定にな

【0020】このように上記実施例回路によれば、バイ

の正側の入力端子と出力端子との間に接続されている。 図2は上記図1の実施例回路の第1、第2の負荷15、16 を具体化した図であり、第1、第2の負荷15、16として 抵抗18、19が使用されている。

【0015】図2のような構成において、ダイオード接 続されたトランジスタ11、12のベース・エミッタ間に は、定電流源の電流値 I1 、I2 に応じた電圧降下VBE が生じる。いま、定電流源の電流値に 11 > 12 という 関係があるとすると、トランジスタ11のベース・エミッ タ間電圧降下をVBE1、トランジスタ12のベース・エミ ッタ間電圧降下をVBF2 とすると、トランジスタ11、12 のエミッタ電位V1 (=VBE1), V2 (=VBE2) は 図3の特性図に示すように、V1 > V2 の関係が成立す る。そして、トランジスタ11のエミッタ電位V1 は演算 増幅器17の正側の入力端子に直接に入力され、トランジ スタ12のエミッタ電位V2 は抵抗18を介して演算増幅器 17の負側の入力端子に入力される。ここで、演算増幅器 17の出力端子VOUT から出力される電圧Vref は、抵抗 18、19の抵抗値をR1 、R2 とすると、次式で与えられ

[0016] 【数1】

Vref = VBEI + R2 (VBE I - VBE2)

= (I + 
$$\frac{R2}{RI}$$
 ) VBEI -  $\frac{R2}{RI}$  VBE2 ---- (I)

いま、VBE1 、VBE2 の温度に対する変化率 (偏微分 値)を

[0017] 【数2】

とすると、Vref の温度に対する変化率(偏微分値)は 次の式で与えられる。

[0018] 【数3】

オードとして使用することにより、トランジスタ11、12 のエミッタ電位VBE1、VBE2 は素子間でバラツキが大 きいhfeの影響を受けない。また、バイポーラトランジ スタ11、12を流れる電流が多少変化しても、電流値は対 数に圧縮されるため、上記両エミッタ電位 V1 、 V2 は 非常にパラツキが少なく、安定する。また、第1、第2 の負荷15、16として、図2に示すように抵抗18、19を用 いた場合には、抵抗率が素子により変化しても、抵抗比 (R2 /R1) は変化しないため、出力電圧 Vref は素

子の影響を受けにくく、極めて安定した電圧となる。

【0021】従って、基準電圧Vref の素子感度が極め て小さく、かつ量産時のパラツキを小さくすることがで きて量産に対適であり、また従来回路のような安定回路 やスタートアップ回路は不要である。次にこの発明の第 2の実施例を説明する。

【0022】図4はこの発明に係る基準電圧回路の第2 の実施例による構成を示す回路図である。上記第1の実 施例回路ではPNP型のバイポーラトランジスタ11、12 を用いる場合を説明したが、この実施例回路ではPNP 型ではなくNPN型のバイポーラトランジスタ21、22を 用いるようにしたものである。なお、図1の実施例回路 と対応する箇所には同じ符号を付してその説明は省略す

【0023】上記雨トランジスタ21、22のコレクタ及び ベースは共に正極性の電源電位VDDに接続され、この場 合も両トランジスタ21、22はダイオード接続されている。また、定電流膜,31は、上記トランジスタ21のエミッタと O V の核地電位との間に接続されている。定電流源 14は、上記トランジスタ22のエミッタと接地電位との間に接続されている。

【0024】図5は上記図4の実施例回路の第1、第2 の負荷15、16を具体化した図であり、第1、第2の負荷 15、16として、前記図2の場合と同様に抵抗18、19が使 用されている。この実施例回路の場合、トランジスタ2 1、22のエミッタ電位V1、V2 はそれぞれ、VDD-VB 目、VDD-VBEとなる。ここで、抵抗18、19の抵抗 値を前記の場合と同様にR1、R2とすると、演算増幅 器17の出力増下V007から出力される電圧Vref は次式 で与えられる。

【0025】 【数5】

Vref = VDD - (1 + R2 / Rt ) VBE1 + R2 vBE2 ----(4 また、Vref の温度に対する変化率 (編微分値) 提次の [数6] (数6]

$$\frac{\partial Vref}{\partial T} = -\left(1 + \frac{R2}{R1}\right) \frac{\partial VBE1}{\partial T} + \frac{R2}{R1} \frac{\partial VBE2}{\partial T} - - - - (5)$$

[0027] ここで、上記5式の右辺の値が0、つまり 上記3式が成立するように (R2/R1) の値を決定す れば、VDDを基準にした Vref の値は温度、電源電圧 V DDの値に依存せず、一定になる。

【0028】なお、上記各実施例において、バイボーラ トランジスタ11、12または21、22はそれぞれ1個ずつ設 ける場合について説明したが、これは複数個を並列接続 するようにしてもよい。

【0029】図6はこの発明に係る基準電圧回航の第3 の実施例による構成を示す回航図である。この実施例 防は、上記図1、図2に示す第1の実施例回除における PNP型のパイポーラトランジスタ11、12の特えてダイ オード28、24を用いるようにしたものであり、この実施 例回路で得られる効果は第1の実施例回路の場合と同様 である。

[0030] 図7はこの売明に係る基準電圧回路の第4 の実施例による構成を示す回路図である。この実施例回 筋は、上記図4、図5に示す・第2の実施例回路における NPN型のバイポーラトランジスタ21、22の替えでガイ オード23、24を用いるようにしたものであり、この実施 何回路で得られる効果に得って実施例回路の場合と同様 である。なお、この第4の実施例及び前記第3の実施例 においても、それぞれ複数側のグイオードを直列接続し て使用するようにしてもよい。

【0031】図8はこの発明に係る基準電圧回路の第5の実施例による構成を示す回路図である。この実施例回路は、前記図1に示す第1の実施例回路の定電流額13、

14と第1、第2の負荷15、16を具体化したものである。 ここで、第1、第2の負荷15、16は、前配図2の回路の 場合と同様に抵抗18、19によって構成されている。

【0032】一方、2個の定電流源13、14は4個のPチ ャネルMOSトランジスタ31~34と2個のNチャネルM OSトランジスタ35、36及び抵抗37によって構成されて いる。上記2個のPチャネルMOSトランジスタ31、32 のソースは共にVDDに接続され、また両トランジスタ3 1、32のゲートは共通に接続され、さらに一方のトラン ジスタ32のゲート・ドレイン間は共通に接続されてい る。すなわち、上記両トランジスタ31、32はカレントミ ラー回路を構成している。また、上記残り2個のPチャ ネルMOSトランジスタ33、34のソースも共にVDDに接 続され、両トランジスタ33、34のゲートは上記トランジ スタ32のゲート・ドレイン共通接続点に接続されてい る。そして、上記トランジスタ33のドレインは前記パイ ポーラトランジスタ11のエミッタに、上記トランジスタ 34のドレインは前記バイポーラトランジスタ12のエミッ タにそれぞれ接続されている。

【0033】上記トランジスタのドレインには上記抵抗 37の一個版び上記ハチャネルMOSトランジスタ35のグ トトに接続されている。また、上記抵抗370他端は上記 トランジスタ35のドレインに接続され、このトランジス タ35のソースは接地電位に接続されている。さらに、上 記トランジスタ32のゲート・ドレイン共通接続点には上 記トチャネルMOSトランジスタ36のドレインが接続さ れている。このトランジスタ36のゲートに上記トランジ スタ35のドレインに接続され、ソースは接地電位に接続 されている。

【0034】上記のように構成された定電流源はMOSトランジスタからなるカレントミラー回路と抵抗を用いた良く知られたものであり、抵抗37の値と2個のPチャネルMOSトランジスタ33、34の素子サイズに応じて前記電流値11、12の値が決定されるものである。

【0035] この実施例回路において、トランジスタ11に流れる電流11を10μA、トランジスタ12に流れる電流12を1μAとした時、常温(Ta-27℃)の時のVBE1、VBE2の値はそれぞれ676mV、613mV、高温(Ta-60℃)の時のVBE1、VBE2の値はそれぞれ63mVとなり、VBE1、VBE2の偏弦を投入を20編数分損はそれぞれー1、3mV/deg、-1・5mV/degとなる。この時、採抗8、19の値目1、R2をそれぞれ100KQ、650KQとすると、Vrefの低は常規時に1085mV、高温時に1088mVが得られた。

【0036】このとき、図示のような構成の定電流源に よって、温度及び電源電圧の影響の少ない安定した電流 I1、I2 が得られる。また、電流I1、I2 の多少の 変化は前記のように対数圧縮されるので、トランジスタ 11、12のVBBに対する影響はほとんどない。

【0037】図9はこの発明に係る基準電圧回路の第6 の実施例による構成を示十回路図である。この実施例回 路は、前定図4に示す第20実施例回路の定電液源13、 14と第1、第2の負荷15、16を具体化したものである。 この実施例回路において、第1、第2の負荷15、16は、 前記図5の回路の場合と同様に抵抗18、19によって構成 されている。

【0038】また、2個の定電流振13、14は、基本的に は上記図 8の第5の実施例回路の場合と同様に構成され ているが、基準電圧Vief としてVDDを基準に得るよう にしているため、図8の場合とはMOSトラシジスクの チャネル型が遊となりかっ電源電位VDDと接地電位の接 統関係が遊となっている、後で、この実験的回路にお いて、定電流源に関し上記図8と対応する箇所には図8 中の符号にダッシュ 『」を付してその説明は省略す 本

【0039】図10はこの発明に係る基準電圧回路の第 の実施例による構成を示す回路図である。この実施例 回路は、前記図1に示す第10実施例回路の定電流級1 3,14と第1、第2の負荷15、16を具体化したものであ り、第1、第2の負荷15、16は、抵抗18、19によって構 成されている。

【0040】この実施例回路において、前記2個の定電 流統33、14は3個のPチャネルMOSトランジスタ41~ 43、2個のNチャネルMOSトランジスタ44、45、1個 のPNP型のパイポーラトランジスタ46及び2個の抵抗 47、48によって構成されている。上記3個のPチャネル MOSトランジスタ41~43のソースは共にVDDに接続さ れ、また各トランジスタ41~43のゲートは共通に接続さ れ、さらにトランジスタ41のゲート、ドレインが接続さ れている。そして、トランジスタ42のドレインは前記バ イポーラトランジスタ11のエミッタに、トランジスタ43 のドレインは前記バイポーラトランジスタ12のエミッタ にそれぞれ接続されている。上記抵抗47の一端はVDDに 接続され、その他端にはバイポーラトランジスタ46のエ ミッタ及び抵抗48の一端がそれぞれ接続されている。上 記トランジスタ46のエミッタは接地電位に接続され、ベ ースは上記抵抗48の他端に接続されている。上記2個の NチャネルMOSトランジスタ44、45の各ドレインは上 記トランジスタ46のベース、上記MOSトランジスタ41 のゲート・ドレイン接続点にそれぞれ接続されている。 また、上記MOSトランジスタ44、45のソースは共に接 地電位に接続され、一方のMOSトランジスタ44のゲー ト、ソースが接続されている。

【0041】上記のように構成された定電流源も良く知られたものであり、抵抗47、48の値と2個のPチャネル MOSトランジスタ42、43の素子サイズに応じて前記電流 1、12の値が決定される。

【0042】図11はこの発明に係る基準配圧回路の第 8の実施例による構成を示す回路図である。この実施例 回路は、前記図4に示す第2の実施例回路の皮電波演1 3,142第1、第2の負荷15,162具体化したものであ り、第1、第2の負荷15,16は、前配図5の回路の場合 巨関線に抵抗8,19によって構成されている。

【0043】この実施例回路において、2棚の営電流頭 場合と同様に構成されているが、基準電圧 Vref として VDDを基準に得るようにしているため、図10の場合と はMOSトランジスタのチャネル型及びバイポーラトラ ンジスタの極性が逆となり、かつ電源電圧 VDDと接地電 位の接続関係が逆となっている。従って、この実施例回 路において、定電流源に関し上記図10と対応する箇所 には図10中の符号にダッシュ「」を付してその説明 は省略する。

【0044】図12はこの条例に係る基準電圧回路の第 の実施側による構成を示す回路図である。この実施例 回路は、前辺図1に示す第1の実施例回路の支電流線 3、14と第1、第2の負荷15、16を具体化したものであ り、第1、第2の負荷15、16は、抵抗18、19によって構 成されている。

【0045】にの実施例回際において、前記2傾の定電 流額13、14は3個のPチャネルMのSトランジスタ51~ 53と1個の抵抗54で構成されている。上記3個のPチャ ネルMのSトランジスタ51~53のソースは共にVDDに接 続され、また各トランジスタ51のゲートに共連通に接 続され、さらにトランジスタ51のゲート、ドレインがと接 続きれたいる。そして、トランジスタ51のドレインと接 地電位との間には抵抗54が接続され、トランジスタ52、 53の各ゲートは前記パイポーラトランジスタ11、12の各 エミッタにそれぞれ接続されている。

【0046】上記のように乗成された定電旅館は、トラ ジジスタ51と52及びトランジスタ51と53それぞれからな る2個のカレントミラー回路も用いた良く知られたもの であり、抵抗54の値と2個のPチャネルMOSトランジ スタ52、53の来子サイズに応じて前記電流値11、12 の値が決定される。

【0047】図13はこの発明に係る基準電圧回路の第 10の実施例による構成を示す回路図である。この実施 何回路は、前記図4に示す第2の実施例回路の定電流額 13、14と第1、第2の負荷15、16を具体化したものであ り、第1、第2の負荷15、16は、前記図5の回路の場合 と同様に抵抗8、9によって構成されている。

【0048】この実施例回路において、2個の定能流解 13、14は、基本的には上記图 12の第9の実施例回路の 場合と同様に構成されているが、基準電圧Vrefとして VDDを基準に得るようにしているため、図12の場合と はMOSトランジスタのチャネル型が逆となり、かつ電 源電位VDDと接地電位の対象時限系が逆となっている。従 つて、この実施例回路において、定電流源に関し上記図 12と対応する箇所には図10中の符号にゲッシ

12と対応する箇所には図10中の行号にクッシュ「′」を付してその説明は省略する。

【0049】図14はこの発明に係る基準電圧回路の第 11の実施例による構成を示す回路図である。この実施 何回路は、前記図8に示す第5の実施例回路に対し、新 たに演算増幅器38を追加し、バイボーラトランジスタ12 のエミック電位をこの演算増幅器38に入力して安定化さ せ、前記被募増幅器17に供給するようにしたものであ

【0050】ところで、上記冬実施例回路ではPNP型 もしくはNPN型のバイボーラトランジスタ11、12、2 1、22を用いるようにしている。そして、冬実施例回路 をCMのSプロセスを用いたCMOS型集積回路として 構成する場合に、これらバイボーラトランジスタを利用す ることができる。このとき、PNP型のバイボーラトラ ンジスタ11、12のコレクタは接地電位に、NPN型のバイボーラトラ ンジスタ11、12のコレクタは接地電位に、NPN型のバイボーラトラ イボーラトランジスタ21、22のコレクタは電源電位にそ れぞれ接続さる必要がある。

【0051】図15は上記第1、第2、第5、第6、第6、第 第、第8、第9、第10及び第11の各実施例で使用さ れるバイポーラトランジスタで構成する場合の素子構造の 断面図であり、図15の (a) はPNP型を、(b) は NPN型をそれぞれ示している。

【0052】図15の (a) において、P型領域61内にはNウエル領域62と $P^+$  領域63が形成される。上記Nウェル領域62内には $P^+$  型領域64と $N^+$  領域65が形成され

る。そして、上記P<sup>+</sup> 型領域64、N<sup>+</sup> 領域65、P<sup>+</sup> 領域 63にPNP型パイポーラトランジスタのエミッタ電極 E、ペース電極B、コレクタ電極Cが接続される。

【0053】 図15の(b) において、 N型領域71内に はPウエル領域72とN\* 領域73が形成される。上記 Pウ ルイ領域72円にはN\* 型領域74とP\* 領域73が形成される。 そして、上記N\* 型領域74、P\* 領域73にN PN型パイポーラトランジスタのエミック電極 E、ベース環境 B、コレク タ加重に が接続される。

100541 図16は上記冬実施例回路で使用される演 第増幅器170具体的な構成を示している。この演 第増配 別元のように例えばサチャネルMの5トランジスタ80~85、 NチャネルMの5トランジスタ86~88及び 電流値数定用の抵抗89等で構成されている。このような MO5トランシスタ精成の演 第4個線形では、 一般に正及 び負の入力端子 (V+)、 (V-) に電流が流れることがないので、前記V1、V2 は安定した債を保つことができる。

【0056】 すなわち、この実施例回路において、抵抗 91、92、94、95の値をRII、RI2、RI3、RI4とし、R 12/ (R11+R12) の値を $\alpha$ 、RI4/RI3の値を $\beta$ とす ると、Vref / は次式で与えられる。

 $Vref' = \alpha Vref + \beta \alpha Vref$ 

 $= V \operatorname{ref} \alpha (1 + \beta) \cdots (6)$ 

【0057】すなわち、この実施例では $\alpha$ 、 $\beta$ の調整に よって出力電圧Vref ' の値を自由に設定することがで きる。ここでVref は先に説明したように安定した値な ので、Vref ' の値も安定したものとなる。

### [0058]

【発明の効果】以上説明したようにこの発明によれば、 基準電圧の値が素子のパラツキに影響されず、かつ温度 ・ の観測電圧にも依存しない基準電圧回路を提供すること ができる。

#### 【図面の簡単な説明】

【図1】この発明に係る基準電圧回路の第1の実施例に よる構成を示す回路図。

【図2】図1の実施例回路の第1、第2の負荷を具体化 した図。

【図3】図2の回路の特性図。

【図4】この発明に係る基準電圧回路の第2の実施例に よる構成を示す回路図。

【図5】図4の実施例回路の第1、第2の負荷を具体化 した図。 【図6】この発明に係る基準電圧回路の第3の実施例に よる構成を示す回路図。

【図7】この発明に係る基準電圧回路の第4の実施例に よる構成を示す回路図。

【図8】この発明に係る基準電圧回路の第5の実施例に よる構成を示す回路図。

【図9】この発明に係る基準電圧回路の第6の実施例に よる構成を示す回路図。

よる構成を示す回路図。 【図10】この発明に係る基準電圧回路の第7の実施例

による構成を示す回路図。 【図11】この発明に係る基準電圧回路の第8の実施例

による構成を示す回路図。 【図12】この発明に係る基準電圧回路の第9の実施例 による構成を示す回路図。

【図13】この発明に係る基準電圧回路の第10の実施 例による構成を示す回路図。

【図14】この発明に係る基準電圧回路の第11の実施 例による構成を示す回路図。

【図15】上記各実施例で使用されるバイポーラトラン ジスタを寄生パイポーラトランジスタで構成する場合の 素子構造の衡面図。

【図16】上記各実施例回路で使用される演算増幅器の

具体的な構成を示す回路図。

【図17】この発明に係る基準電圧回路の第12の実施 例による構成を示す回路図。


【図18】従来の基準電圧回路の回路図。

【図19】従来の基準電圧回路の回路図。


【符号の説明】

11. 12···PNP型のバイポーラトランジスタ、13. 14··· 定電流源、15…第1の負荷、16…第2の負荷、17…減算 増幅器、18、19…抵抗、21、22…NPN型のバイポーラ トランジスタ、23、24…ダイオード、31~34…Pチャネ ルMOSトランジスタ、35、36…NチャネルMOSトラ ンジスタ、37…抵抗、31'~34'…NチャネルMOSト ランジスタ、35'、36'…PチャネルMOSトランジス タ、37' …抵抗、38…演算増幅器、41~43…Pチャネル MOSトランジスタ、44、45…NチャネルMOSトラン ジスタ、46…PNP型のバイポーラトランジスタ、47. 48…抵抗、41'~43'…NチャネルMOSトランジス タ、44', 45' … PチャネルMOSトランジスタ、46' ···NPN型のバイポーラトランジスタ、47', 48' ···抵 抗、51~53…PチャネルMOSトランジスタ、54…抵 抗、51'~53'…NチャネルMOSトランジスタ、54' …抵抗、91, 92, 94, 95…抵抗、93…演算增幅器。


[図 2 ]



【図1】




[33]





[図4]


[図5] [図6]




[図13]







【図19】



# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-250751

(43)Date of publication of application: 09.09.1994

(51)Int.Cl.

G05F 3/30 H03F 1/30

(21)Application number: 05-033674

(22)Date of filing:

23.02.1993

(71)Applicant: TOSHIBA CORP

(72)Inventor: FUJII KAZUHITO

KITAGAWA NOBUTAKA

## (54) REFERENCE VOLTAGE CIRCUIT

(57) Abstract:

PURPOSE: To provide the reference voltage circuit which does not influenced by dispersion of elements and depends upon neither temperature nor the source voltage.

CONSTITUTION: This reference voltage circuit is equipped with 1st and 2nd constant current sources 13 and 14 which have one-terminal sides connected to a power source potential VDD, a PNP type transistor(TR) 11 which has its base and collector connected to a ground potential and its emitter connected to the other terminal of the 1st constant current source 13, a PNP type TR 12 whose base and collector are connected to the ground potential and whose emitter is connected to the other terminal of the 2nd constant current source 14, an operational amplifier 17 which has plus and minus input and output terminals and whose plus input terminal is connected to the emitter of the TR 11, a 1st load 15 which is connected between the minus terminal of the operational amplifier 17 and the emitter of the TR 12, and a 2nd load 16 which is connected to the minus input terminal and output terminal of the operational amplifier.

